碩士學位論文

IMT-2000 중계기용 전력증폭기 설계



濟州大學校 大學院

通信工學科

許 光 三

2001 年 12 月

IMT-2000 중계기용 전력증폭기 설계

指導教授 金 興 洗

許 光 三

이 論文을 工學 碩士學位 論文으로 提出함



許光三의 工學 碩士學位 論文을 認准함

審査委	§員長	康鎭植	印
委	員	林載允	印
委	員	金興洙	印

濟州大學校 大學院

2001年 12月

Design of the Power amplifier for the IMT-2000 repeater

Kwang-Sam Heo (Supervised by professor Heung-Soo Kim)

A thesis submitted in partial fulfillment of the requirement for the degree of Master of Science 2001. 12.

This thesis has been examined and approved.

Thesis director, Jin-Shig Kang, Prof. of Telecom. Eng.

(Name and signature)

Date

DEPARTMENT OF TELECOMMUNICATION ENGINEERING GRADUATE SCHOOL CHEJU NATIONAL UNIVERSITY

Abstract1
I. 서론2
Ⅱ. 전력증폭기 설계 이론
1. 전덕증폭기의 분류 ···································
3. 증폭기의 안정도7
4. 전력이득10 5. 조포기상, 사천키
5. 중독기의 선영와
2)전치왜곡기의 종류 ······16
Ⅲ. 전력증폭기 설계
1. 무기되도 일계
1)구동증폭기 초단부 ······20
2)구동증폭기 종단부24
3)전력증폭단27 4)3단증폭기
3. 전치왜곡기 설계
Ⅳ. 결과 및 고찰
V. 결론
참고문헌42

Abstract

In this thesis, the power amlifier for the IMT-2000 base-station using analog predistortion method is desinged. The input and the output networks are matched to operate stably in G_{1dB} (1dB Gain compression point) operating power gain circle of the each active element. The active element of the final stage of the amplifier having high P_{1dB} (Output power at the G_{1dB}) is selected in order to obtain the high output power. And to obtain the higher linear output power, the balanced structure using the Wilkinson power divider and combiner is adopted at the final stage of the amplifier. To compensate for the non-linearity of the 3-stage amplifier, pre-distorter circuit is desinged with parallel schottky diode. The designed power amplifier is optimized using Serenade which is a RF(Radio Frequency) circuit simulation tool. When input power is under 0dBm, the optimized linear power amplifier have flat gain of 36.9±0.1dB, and when input power is over 0dBm it shows non-linear gain characteristics. Therefore, the maximum linear output power is 36.9dBm. The input standing wave ratio is under 1.5 and the output standing wave ratio is under 1.32. These results satisfies the specification of the power amlifier for the IMT-2000 base-station.

I. 서론

IMT-2000(International Mobil Telecommunications-2000)은 현재 각 국가별로 운영되고 있는 다양한 이동전화 시스템의 규격을 통일, 세계 어느 곳에서도 동일 한 단말기로 서비스를 이용할 수 있도록 하는 이른바 '미래 공중 육상 이동 통신 시스템'이라는 차세대 이동 통신을 말한다. ITU중심으로 IMT-2000이란 이름으로 추진되고 있는 이 시스템은 2Mbps급 고속 데이터 통신이 가능한 사양 등을 갖추 도록 제안하고 있으며 그 규격에 따라 각국에서 IMT-2000시스템의 개발이 진행 중에 있다. 새로운 무선접속기술인 W-CDMA를 이용하는 IMT-2000은 하나의 단 말기를 통해 인터넷, 무선 비디오 서비스, 비디오 원격회의, 양방향 엔터테인먼트 등 여러 가지 서비스와 접속할 수 있다. 이와 같이 이동통신의 급격한 발전과 수 요의 증가로 인해 통신 장비의 경량화, 소형화의 연구가 활발하게 추진되고 있으 며 여러 가지 마이크로과 소자들의 집적화, 단순화에 대한 연구가 진행중이다.

이동통신 회로 내부에는 다양한 능동소자가 포함되어 있고, 여기에 사용된 능동 소자의 비선형 특성에 의해 전체 시스템의 비선형 특성이 결정된다. 시스템의 비 선형 특성을 가장 크게 좌우하는 부분은 최종단의 신호를 증폭하는 송신단의 전력 증폭기이다. 그러므로 전력증폭기의 출력전력은 신호의 왜곡 또는 다른 주파수성 분으로의 간섭이 없도록 선형적이어야 한다. 이러한 전력증폭기의 선형화 방식으 로는 데이터 전치왜곡(predistortion)에 의한 방식, 피드포워드(feedforward) 방식, 아날로그 전치왜곡 방식 등이 있다.

데이터 전치왜곡 방식은 베이스 밴드 신호의 진폭 및 위상을 IF(Intermediate Frequency) 또는 RF(Radio Frequency) 변조 이전에 모뎀 내에서 디지틀 신호 처 리 방식을 이용하여 증폭기의 복소 이득 전달 함수의 역함수로 사전 왜곡하는 방 식이다. 이 방식은 디지틀 기술을 사용하므로 적응 신호 처리 방식에 있어서는 타 방식에 비해 상대적으로 용이하다. 그러나 오차 신호를 검출하기 위한 복조과정이 필요하고 최종 출력 단에서 다수 캐리어의 변화에 대한 보상이 어렵다.(Karam 등 1990)(김남수, 1994)

- 2 -

피드포워드 방식은 비선형 전력 증폭기의 출력으로부터 비선형 신호만을 검출하 여 출력 신호에서 이를 상쇄하는 방식이다. 피드포워드 방식의 선형화 회로는 다 른 선형화 방식에 비해 선형화 정도가 매우 크다는 장점을 가지고 있으나 주신호 에 비해 매우 작은 오차 신호를 처리해야 하고 그 구조가 개방 루프 형태이므로 각 소자의 특성 및 시간적 변화에 의한 시스템 특성의 변화가 민감하다는 단점을 가지고 있다.(Caver, 1995)(백동현, 1998)

아날로그 전치왜곡에 의한 선형화 방식은 IF단 또는 RF단에서 비선형 증폭기의 입력신호를 사전 왜곡시킴으로써 선형화 특성을 구현하는 방식이다. 이 방법은 소 자 특성의 한계로 인해 선형성에 한계가 있으나, 회로가 비교적 단순하고 주 증폭 기 이외의 부가 증폭기가 필요하지 않아 피드포워드 방식에 비해 전력효율이 높은 장점이 있다.(윤장형, 1998)

본 논문에서는 회로가 단순하고 비교적 구현이 쉬운 아날로그 전치왜곡방식을 이 용하여 IMT-2000주파수 대역에 쓰이는 선형 전력증폭기를 설계하다. 전력증폭기 는 전치왜곡기와 3단 증폭기로 구성한다. 3단 증폭기는 2단의 구동증폭기와 전력 증폭단으로 나누어 설계한다. 구동증폭기는 소자의 G_{1dB} (1dB 이득 압축점)의 동 작전력이득원을 이용하여 설계하며 안정한 영역에서 동작하도록 입·출력 정합회 로를 설계한다. 3단 증폭기의 최종단인 전력증폭단은 출력 전력을 고려하여 높은 P1dR(1dB 이득 압축점에서의 출력 전력)를 갖는 소자를 선택한다. 선택한 소자의 안정영역에서 G_{1dB} 의 동작 전력이득원을 이용하여 전력증폭단의 입·출력 정합 회로를 설계한다. 또한 보다 높은 선형적인 출력 전력을 얻기 위해 윌킨슨 전력분 배기와 결합기를 이용하여 평형구조를 취한다. 구동증폭기와 전력증폭단을 종속 연결하여 최적화시킴으로써 3단 증폭기를 구성하며, 설계한 3단 증폭기의 특성을 개선시키기 위하여 쇼트키(Schottky) 병렬 다이오드를 이용한 전치왜곡 회로를 구 성한다. 전력증폭기는 입력 전력이 증가할수록 이득이 감소하는 특성을 가지기 때 문에 전치왜곡기는 이를 보상하기 위해 쇼트키 다이오드에 인가되는 전압을 조정 하여 입력 전력이 증가할수록 이득이 증가하는 특성을 가지도록 설계한다. 이상의 전치왜곡기와 3단 증폭기를 종속 연결하여 IMT-2000 주파수 대역에서 쓰이는 전 력증폭기를 설계한다.

- 3 -

본 논문의 구성은 Ⅱ장에서는 전력증폭기 설계와 그 선형화에 대한 이론을 기술 한다. Ⅲ장에서는 1절에서 소자에 안정된 전원을 공급하기 위한 전압 안정화 회로 를 설계하며, 2절에서 전력증폭기 각 단의 회로를 설계하고 이를 종속 연결시켜 3 단증폭기의 특성을 시뮬레이션한다. 3절에서는 설계한 3단 증폭기의 특성을 개선 시키기 위하여 쇼트키 다이오드를 이용한 전치왜곡기를 설계한다. Ⅳ장에서는 Ⅲ 장에서 설계한 3단 증폭기와 전치왜곡기를 종속연결하여 IMT-2000 주파수 대역 에서 동작하는 전력증폭기를 설계하며, 그 결과에 대해 고찰한다. 그리고 마지막으 로 Ⅳ장에서 본 논문의 결론을 맺는다.



Ⅱ. 전력증폭기 설계 이론

1. 전력증폭기

전력증폭기는 입력의 RF신호를 증폭하여 높은 출력 전력을 얻을 수 있는 일종의 변환회로로서, 소자의 선형영역뿐만 아니라 비선형영역까지 동작하는 증폭기이다. 전력증폭기의 입력전력(P_{in}), 공급전력(P_{dc}), 출력전력(P_{out})과 이득(G) 및 전력 첨가 효율(PAE)의 관계는 식(1)과 식(2)에 나타내었다.

$$G = \frac{P_{out}}{P_{in}} = P_{out}(dBm) - P_{in}(dBm)$$
(1)

$$PAE = \frac{P_{out} - P_{in}}{P_{dc}} = \frac{P_{out}}{P_{dc}} \left(1 - \frac{1}{G}\right)$$
(2)

전력증폭기의 경우, 입력전력이 증가하면 출력전력도 선형적으로 비례하여 증가 하지만 일정한 입력전력 이상에서는 입력이 증가하여도 출력전력이 선형적으로 증 가하지 않는다. 이 때 증폭기의 이득이 선형영역보다 1dB 작아지는 지점을 1dB 이득 압축점이라 하며 이를 Fig. 1에 나타내었다.



Fig. 1. The characteristic of input power vs output power

Fig. 1에서 $P_{0, mds}$ (minimum detectable signal)는 소자의 잡음 레벨이나 고조파성분들에 의해 최소 측정 가능한 신호를 말하며, $P_{0, mds}$ 에서 P_{1dB} 까지 전력증폭기가 선형적으로 동작하는 영역을 증폭기의 동적 영역(dynamic range)이라 한다.(Gonzalez, 1984)(한기천, 1998)

2. 전력증폭기의 분류

전력증폭기는 소자에 가하는 동작점의 위치와 부하특성에 따라 A급, B급 및 AB 급으로 분류된다. Fig. 2는 A급과 B급 증폭기의 동작점을 나타낸 것이다.



Fig. 2. The operating point of class A and class B

A급 전력증폭기는 소자의 최대 채널전류와 드레인 항복전압의 중간 정도에 동작 점을 선택한 증폭기로서 선형성이 우수하고, 큰 이득을 얻을 수 있는 장점이 있으 나, 신호의 유무에 관계없이 일정 전력을 소모하여 효율이 떨어지는 단점이 있다. A급 전력증폭기의 최대 출력전력과 효율은 식(3)에서 식(5)로부터 구할 수 있다.

$$P_{dc} = V_s \cdot I_s \tag{3}$$

$$P_{out} = \frac{V_s \cdot I_s}{2} \tag{4}$$

$$PAE = \frac{P_{out}}{P_{dc}} \left(1 - \frac{1}{G} \right) \tag{5}$$

식(3)에서 $V_s = \frac{(V_{max} + V_{knee})}{2}$, $I_s = \frac{I_{max}}{2}$ 일 때 RF 출력전력이 최대가 되며, 이 때의 최대 가능 효율은 50%이다.

B급 전력증폭기는 소자의 핀치-오프되는 점에 동작점을 설정하고, 부하 임피던스 를 고조파 성분에 대해서 단락시켜 기본파만 출력시키는 증폭기이다. 입력신호가 없을 때는 DC 전력을 소모하지 않으므로 효율은 높지만, 핀치-오프에서 동작하므 로 출력신호의 왜곡이 증가하고, 이득이 감소하게 된다. 이론적으로 B급 증폭기의 최대 효율은 78.5%이다.(노태문, 1997)(이동현, 1998)(이일형, 1999)

AB급 전력증폭기는 A급과 B급 증폭기의 중간형태로 전력이득과 효율이 최적화 된 지점을 동작점으로 선택한다. 동작점은 보통 A급과 B급의 사이에 위치하게 된 다. AB급 전력증폭기는 A급 전력증폭기보다 이득과 출력 전력이 작으나 효율이 높고 B급 전력증폭기보다는 효율이 작으나 이득과 출력 전력이 큰 특성이 있다. 그러므로 본 논문에서는 높은 출력전력을 내면서도 고효율을 얻기 위하여 AB급 전력증폭기를 이용하여 각 증폭단을 설계하였다.

3. 증폭기의 안정도

Fig. 3은 증폭기 해석을 위한 일반적인 4단자망 증폭기의 블록도이다.



Fig. 3. Block diagram of the two-port network amplifier

증폭기를 설계하는데 있어서 안정도는 능동소자의 산란계수와 정합회로에 의해 결정된다. 증폭기가 안정하지 않으면 발진이 되어 증폭특성이 사라지며 4단자 망 에서 입력이나 출력 단자가 부성저항 특성을 가질 수 있다. 따라서 소자의 안정도 는 증폭기를 설계함에 있어 매우 중요한 요소가 된다. Fig. 3의 4단자망 증폭기의 블록도에서 주어진 주파수 범위에서 정합 부하나 소스 임피던스의 값에 관계없이 무조건 안정이기 위해서는 주어진 주파수 범위에서 다음 조건을 만족해야한 다.(Gonzalez, 1984)(Besser, 1975)

$$|\Gamma_{IN}| < 1 \quad , \quad |\Gamma_{OUT}| < 1 \tag{6}$$

 $|\Gamma_S| < 1 , \quad |\Gamma_L| < 1 \tag{7}$

즉, 증폭기 회로에서 $|\Gamma_{IN}|>1$ 이거나 $|\Gamma_{OUT}|>1$ 이면 발진이 일어나게 된다. 여기 서 Γ_{IN} 과 Γ_{OUT} 은 다음과 같다.

$$\Gamma_{IN} = S_{11} + \frac{S_{12}S_{21}\Gamma_L}{1 - S_{22}\Gamma_L}$$
(8)

$$\Gamma_{OUT} = S_{22} + \frac{S_{12}S_{21}\Gamma_S}{1 - S_{11}\Gamma_S}$$
(9)

- 8 -

여기서 S_{ii}는 산란 파라미터이다.

식(6)~식(9)의 조건으로부터 다음과 같은 무조건 안정의 필요충분조건 식이 유 도된다.

$$K = \frac{1 - |S_{11}|^2 - |S_{22}|^2 + |\mathcal{\Delta}|^2}{2|S_{12}S_{21}|} > 1$$
(10)

$$|\mathcal{\Delta}| = |S_{11}S_{22} - S_{12}S_{21}| < 1 \tag{11}$$

여기서 K를 안정도 계수(stability factor)라 하고, |Γ_{IN}|=1 과 |Γ_{OUT}|=1 을 기 준으로 시스템의 안정과 불안정을 구분할 수 있으며 반사계수 평면상에서 일정한 궤적을 갖는 원의 방정식을 구할 수 있다. 이 원의 방정식을 가지고 스미스 차트 (smith chart)상에서 도시한 것을 안정도원(stability circle)이라 하며 이를 기준으 로 안정 영역과 불안정 영역을 구분할 수 있게 된다.

무조건 안정인 경우는 스미스 차트내의 모든 영역에서 입력측 반사계수와 출력측 반사계수가 안정해야 한다. 즉 안정원이 스미스 차트 밖으로 완전히 벗어나 있음 을 의미한다. 입·출력포트에서 안정도원의 중심과 반경은 다음과 같다.

i) Γ_{S} 에 대하여 $|\Gamma_{OUT}| = 1$ 인 입력 안정원

반경
$$r_S = \left| \frac{S_{12}S_{21}}{|S_{11}|^2 - |\mathcal{\Delta}|^2} \right|$$
 (12)

중심
$$C_S = \frac{(S_{11} - \varDelta S_{22}^*)^*}{|S_{11}|^2 - |\varDelta|^2}$$
 (13)

ii) Γ_L 에 대하여 $\mid \Gamma_{I\!N} \mid = 1$ 인 출력 안정원

반경
$$r_L = \left| \frac{S_{12}S_{21}}{|S_{22}|^2 - |\mathcal{\Delta}|^2} \right|$$
 (14)

중심
$$C_L = \frac{(S_{22} - \varDelta S_{11}^*)^*}{|S_{22}|^2 - |\varDelta|^2}$$
 (15)

따라서 스미스 차트에서 안정 영역은 다음과 같이 결정된다.

$$|S_{11}| < 1, |S_{22}| < 1 : \begin{cases} \exists !! = |\Gamma_{IN}| > 1, |\Gamma_{OUT}| > 1 \\ \exists !! = |\Gamma_{IN}| < 1, |\Gamma_{OUT}| < 1 \end{cases}$$
(16)

$$|S_{11}| > 1, |S_{22}| > 1 : \begin{cases} \exists !!!! = |\Gamma_{IN}| < 1, |\Gamma_{OUT}| < 1 \\ \exists !!! = |\Gamma_{IN}| > 1, |\Gamma_{OUT}| > 1 \end{cases}$$
(17)

능동소자의 주파수 사용 범위를 넓히다 보면 설계하려는 주파수와 동작점에서 부 분적으로 불안정한 경우가 나타나게 된다. 이 경우 입·출력 정합회로를 설계함에 있어서 잡음지수, 전력이득, 출력전력이 약간 손실되더라도 안정한 영역에서 구현 해야 한다. 이를 위해서는 트랜지스터의 입력과 출력에서 강제적으로 저항을 직렬 또는 병렬로 부가하여 안정화하거나 소스나 에미터에 인덕터를 부가하여 귀환을 걸어주는 방법이 있다.(Gonzalez, 1984)

4. 전력이득

전달 전력이득(transducer power gain) G_T 는 입·출력 정합회로 모두가 영향을 주는 상태에서 사용되는 이득값으로 표현된다. 식(18)에 나타낸 것처럼, 전달 전력

- 10 -

이득 G_T 는 부하에 전달되는 전력과 입력으로 주어지는 최대 가용전력의 비로 정의된다.

$$G_T = \frac{P_L}{P_{AVS}} = \frac{+ \text{ 하에 } \text{ 유도된 } \text{ 전력}}{- \text{ 소스로부터의 가용전력}}$$
(18)

$$G_{T} = \frac{1 - |\Gamma_{s}|^{2}}{|1 - \Gamma_{IN}\Gamma_{S}|^{2}} |S_{21}|^{2} \frac{1 - |\Gamma_{L}|^{2}}{|1 - S_{22}\Gamma_{L}|^{2}}$$
(19)

또는

$$G_{T} = \frac{1 - |\Gamma_{s}|^{2}}{|1 - S_{11}\Gamma_{s}|^{2}} |S_{21}|^{2} \frac{1 - |\Gamma_{L}|^{2}}{|1 - \Gamma_{OUT}\Gamma_{L}|^{2}}$$
(20)

여기서 입력측과 출력측을 동시에 정합시키는 것을 양단 공액 정합이라 하며 이 때 최대 전력이득을 얻을 수 있다. 이러한 양단 공액 정합을 이루기 위해서는 K>1인 조건을 만족해야만 한다. 최대 전달 전력이득은 회로망이 무조건 안정 (K>1, |△|<1)인 경우 얻을 수 있으며 그 값은 식(21)에 나타내었다.

$$G_{T, max} = \frac{|S_{21}|}{|S_{12}|} \left(K - \sqrt{K^2 - 1} \right)$$
(21)

이 때, 양단 공액 정합을 이루는 Γ_{S} , Γ_{L} 의 값을 Γ_{MS} , Γ_{ML} 이라 하면,

$$\Gamma_{MS} = \Gamma_{IN}^* \quad , \qquad \Gamma_{ML} = \Gamma_{OUT}^* \tag{22}$$

이 된다. 여기서 *는 복소 공액을 의미한다.

반대로 K>1, |△|>1일 때, 전달 이득은 최소값을 가지며 그 값은 다음과 같다.

$$G_{T, min} = \frac{|S_{21}|}{|S_{12}|} \left(K + \sqrt{K^2 - 1} \right)$$
(23)

식(24)에 표현된 것처럼 가용 전력이득(available power gain) G_A 는 전원에서 공 급되는 전력과 출력 정합회로까지 전달되는 전력의 비로 정의된다. 식(20)에서 $\Gamma_L = \Gamma_{OUT}^*$ 로 하여 대입시키면 식(25)와 같이 나타낼 수 있다.

$$G_A = \frac{P_{AVN}}{P_{AVS}} = \frac{\text{네트워크로부터의 가용 전력}}{\text{소스로부터의 가용 전력}}$$
(24)

$$G_{A} = \frac{1 - |\Gamma_{S}|^{2}}{|1 - S_{11}\Gamma_{S}|^{2}} |S_{21}|^{2} \frac{1}{1 - |\Gamma_{OUT}|^{2}}$$

$$= \frac{|S_{21}|^{2} (1 - |\Gamma_{S}|^{2})}{\left(1 - \left|\frac{S_{22} - \Delta\Gamma_{S}}{1 - S_{11}\Gamma_{S}}\right|^{2}\right) |1 - S_{11}\Gamma_{S}|^{2}} \equiv |S_{21}|^{2} g_{a}$$
(25)

이 때, 정규화 가용 전력이득 g_a 는 다음과 같이 정의된다.

$$g_{a} = \frac{G_{A}}{|S_{21}|^{2}} = \frac{|\mathbf{X} - \mathbf{X} - \mathbf{X}|^{2}}{|\mathbf{I} - |S_{22}|^{2} + |\Gamma_{S}|^{2}(|S_{11}| - |\mathcal{A}|^{2}) - 2Re(\Gamma_{S}C_{1})}$$
(26)

여기서

$$C_1 = S_{11} - \varDelta S_{22}^* \tag{27}$$

이다. 식(26)에서 g_a 를 고정시키고, Γ_S 에 대해서 전개하면 다음과 같은 원의 방 정식을 구할 수 있다.

$$|\Gamma_S - C_a| = r_a \tag{28}$$

중 심 :
$$C_a = \frac{g_a C_1^*}{1 + g_a (|S_{11}|^2 - |\mathcal{\Delta}|^2)}$$
 (29)

반지름 :
$$r_a = \frac{\left[1 - 2K |S_{12}S_{21}|g_a + |S_{12}S_{21}|^2 g_a^2\right]^{1/2}}{|1 + g_a(|S_{a11}|^2 - |\mathcal{\Delta}|^2)|}$$
(30)

가용 전력이득은 입력측 반사계수(*Γ_S*)에 의해서 결정이 되며, 이는 입력 단의 반 사계수에 의해 잡음지수와 특정 이득을 구하는 저잡음 증폭기를 설계하는데 유용 하게 사용된다.(김윤영, 2000)

식(31)에 나타낸 것처럼 동작 전력이득(operating power gain) G_p 는 네트워크 로 전달되는 전력과 부하까지 전달되는 전력의 비로 정의된다. 가용 전력이득과는 달리 식(19)에 $\Gamma_S = \Gamma_{IN}^*$ 로 하여 대입하면 식(32)와 같이 쓸 수 있다. 따라서 동 작 전력이득은 출력측 반사계수(Γ_L)에 의해서 결정된다.

$$G_{P} = \frac{1}{1 - |\Gamma_{IN}|^{2}} |S_{21}|^{2} \frac{1 - |\Gamma_{L}|^{2}}{|1 - S_{22}\Gamma_{L}|^{2}}$$

$$= \frac{|S_{21}|^{2} (1 - |\Gamma_{L}|^{2})}{\left(1 - \left|\frac{S_{11} - \Delta\Gamma_{L}}{1 - S_{22}\Gamma_{L}}\right|^{2}\right) |1 - S_{22}\Gamma_{L}|^{2}} \equiv |S_{21}|^{2} g_{p}$$
(32)

이 때, 정규화 동작 전력이득 g_p 는

$$g_{p} = \frac{G_{P}}{|S_{21}|^{2}} = \frac{1 - |\Gamma_{L}|^{2}}{|1 - S_{22}\Gamma_{L}|^{2} - |S_{11} - \Delta\Gamma_{L}|^{2}}$$

$$= \frac{1 - |\Gamma_{L}|^{2}}{1 - |S_{11}|^{2} + |\Gamma_{L}|^{2}(|S_{22}| - |\Delta|^{2}) - 2Re(\Gamma_{L}C_{2})}$$

$$C_{2} = S_{22} - \Delta S_{11}^{*}$$
(34)

이다. 식(33)에서 g_p 를 고정시키고, Γ_L 에 대해서 전개하면

$$|\Gamma_L - C_p| = r_p \tag{35}$$

중 심 :
$$C_p = \frac{g_p C_2^*}{1 + g_p (|S_{22}|^2 - |\mathcal{\Delta}|^2)}$$
 (36)

반지름 :
$$r_p = \frac{\left[1 - 2K |S_{12}S_{21}|g_p + |S_{12}S_{21}|^2 g_p^2\right]^{1/2}}{|1 + g_p(|S_{22}|^2 - |\mathcal{\Delta}|^2)|}$$
(37)

이 유도된다.

식(35)~식(37)으로부터 $r_p = 0$ 일 때 최대 동작 전력이득을 얻을 수 있다. 이 때 식(37)을 풀면 동작 전력이득의 최대값은 식(38)과 같이 표현할 수 있다.

$$G_{P, max} = \frac{|S_{21}|}{|S_{12}|} \left(K - \sqrt{K^2 - 1} \right)$$
(38)

식(38)의 최대 동작전력이득을 얻게 하는 부하측 반사계수는 하나의 점으로 주어 지고, 이 때 부하측 반사계수 Γ_L 은 Γ_{ML} 의 값과 같다.

$$\Gamma_{ML} = \frac{g_{p, max} C_2^* \square \delta}{1 + g_{p, max} (|S_{22}|^2 - |\varDelta|^2)} \qquad (39)$$

동작 전력이득은 출력측 반사계수(Γ_L)에 의해서 결정이 되므로, 출력측 부하 임 피던스를 구한 후 입력측을 완전 정합시키는 전력증폭기 설계시 유용하게 사용된 다.

5. 증폭기의 선형화

증폭기는 일반적으로 입력신호의 크기가 증가함에 따라 이득이 감소하고 위상이 증가하는 현상을 가지고 있다. 비선형 증폭기는 식(40)과 같이 출력 특성을 입력의 멱급수 형태로 모델링할 수 있다. 이 모델링에서는 입력에 따른 출력의 위상 변화

- 14 -

를 무시한 것이다.

$$y(t) = a_1 x(t) + a_2 x(t)^2 + a_3 x(t)^3 + \cdots$$
(40)

식(40)에서 x(t)는 증폭기의 입력이고 y(t)는 출력이다. 식(41)과 같은 정현파가 증폭기로 입력되면, 출력 v(t)는 식(42)와 같다.

$$\begin{aligned} x(t) &= A\cos(\omega_{1}t) \end{aligned}$$
(41)
$$y(t) &= \frac{1}{2} a_{2}A^{2} + \left(a_{1}A + \frac{3}{4} a_{3}A^{3}\right)\cos(\omega_{1}t) \\ &+ \frac{1}{2} a_{2}A^{2}\cos(2\omega_{1}t) + \frac{1}{4} a_{3}A^{3}\cos(3\omega_{1}t) + \cdots \end{aligned}$$
(42)

식(42)에서 나타낸 것처럼 출력에는 입력 주파수 ω_1 성분 이외에 $dc, 2\omega_1, 3\omega_1$ 등 의 고조파 성분이 생겨난다. 또한 a_3 는 매우 작은 음의 잡으로서, 입력 신호의 크 기 A가 커질수록 기본주파수 출력 성분 $\left(a_1A + \frac{3}{4} a_3A^3\right)\cos(\omega_1 t)$ 이 이상적인 선형 출력인 $a_1A\cos(\omega_1 t)$ 보다 작게 나타나는 것을 의미한다. 즉, 입력 신호가 커짐에 따라 출력 신호의 비선형성이 커지고, 이득이 감소한다는 것을 나타낸다. 이러한 비선형성은 일정한 포락선을 갖는 변조방식에서는 그다지 큰 영향을 받지 않지만, 현재 우리나라 PCS에 사용되는 QPSK와 같은 포락선이 일정하지 않은 변 조방식에서는 중요한 요소 중 하나이다. 따라서 증폭기의 비선형성을 개선하기 위 한 노력들이 다양한 방법으로 연구되어 왔는데 그 방법을 구분지어 보면 크게 백 오프(back-off), 피드백(feedback), 전치왜곡방식, 피드포워드 방식으로 분류된다.

1)전치왜곡 방식

전치왜곡 방식은 진행파관(TWT)을 이용한 증폭방식에서부터 최근의 HPA방식 에 이르기까지 증폭기의 비선형성을 보상해주기 위해 가장 널리 사용되어 오고 있 다. 증폭기의 입출력 특성은 입력이 증가함에 따라서 이득이 감소하게 되는데 이

- 15 -

를 AM-AM왜곡이라고 한다.(Stephen, 1988)(Steve, 1999)

Fig. 4는 전치왜곡기를 이용한 증폭기의 선형화 방법을 보여주고 있다.



Fig. 4. The linearization method of power amplifier using pre-distorter Fig. 4.(a),(b)에 나타낸 것처럼 전력증폭기는 입력전력이 증가함에 따라 이득이 감 소하지만 전치왜곡기는 입력전력이 증가하면 이득이 증가한다. 따라서 증폭기의 특성과 전치왜곡기의 특성을 더해주면 Fig. 4.(c)와 같이 이득이 선형화된다. 전치 왜곡기는 다른 방식에 비해 선형화 정도에 한계가 있다는 단점을 가지고 있지만 회로가 단순하고 경량화가 가능하다는 장점을 가지고 있다.

2)전치왜곡기의 종류

전치왜곡 성분을 만들 때 사용하는 소자로는 FET, 다이오드, 인덕터, 증폭기, 혼 합기 등이 있다. FET는 바이어스 위치를 핀치-오프 및 포화영역에 두어 비선형 성분을 만들어 낸다.(정용채, 1995)(Mizuno 등 1983)(Kummar 등 1985) 증폭기나 혼합기도 바이어스를 조절해서 비선형 성분을 만들어낸다.(윤장형, 1998) 다이오드 를 사용한 전치왜곡기는 주로 쇼트키 다이오드를 사용하여 제작한다. Fig. 5는 쇼 트키 다이오드의 등가회로를 나타내는데 가변저항 R_d 가 바이어스에 따라 변하는 특성을 갖는다.(박한규, 1997) Fig. 6은 쇼트키 다이오드를 이용한 전치왜곡기의 형 태를 나타낸다. Fig. 6의 전치왜곡기는 쇼트키 다이오드에 인가되는 전압, 바이어 스 저항, 병렬로 연결되는 커패시턴스 성분들을 조정하여 원하는 왜곡신호를 만들 수 있다.(Horiguchi, 2000)(Yamauchi, 1996)(Yamauchi, 1997) Fig. 5와 같이 쇼트키 다이오드를 사용하는 전치왜곡기는 별도의 위상변위기나 가변감쇄기가 없어도 구 성이 가능하기 때문에 소형으로 제작할 수 있고 DC 전력 소모가 적다. 따라서 본 논문에서는 Fig. 6(b)의 병렬 쇼트키 다이오드를 이용한 전치왜곡기를 설계하여 전력증폭기의 비선형성을 개선시켰다.



Fig. 5. Equivalent circuit of schottky diode



Fig. 6. The structure of pre-distorter using schottky diode

Ⅲ. 전력증폭기 설계

본 장에서는 IMT-2000 중계기용 전력증폭기 설계 규격에 맞춰 전치 왜곡방식을 이용한 선형 전력증폭기를 설계한다. 전력증폭기의 설계 규격은 Table 1과 같다.

Table 1. Specifications of the power amplifier for IMT-2000 repeater

Item	Spec.	Unit	
Freq.	2.11~2.17	GHz	
Output Power	32(1.6)	dBm(W)	
Input · Output VSWR	1.5		

본 논문에서는 Table 1에서 만족하는 전력증폭기를 구현하기 위해 아날로그 전 치왜곡 방식을 이용하여 선형 전력증폭기를 설계하였다. 설계하고자 하는 선형 전 력증폭기의 구성도를 Fig. 7에 나타내었다.



Fig. 7. Block diagram of the linear power amplifier

일반적으로 증폭기 설계 시 가장 먼저 고려해야 할 부분은 적절한 트랜지스터의 선택이다. 특히, 최종단인 고출력 증폭단은 트랜지스터의 동적 영역과 선형성을 고 려하여 P_{1dB} 가 충분히 높은 소자를 선택하여야 하며, 구동증폭단 또한 원하는 전 력이득, 출력전력 등을 고려하여 이에 부합되는 트랜지스터를 선택해야 한다. Table 1의 특성을 만족시키기 위하여 최종단인 고출력 증폭단에 Stanford사의 Shf-0589를 이용하고, 첫 번째 구동증폭단에는 NEC사의 Ne34018을, 두 번째 증폭 단에는 WJ(Watkins & Johnson)사의 AH-1을 사용하였다.

1. 부가회로 설계

트랜지스터를 사용하여 증폭기를 설계할 때는 소자의 동작점이 일정하도록 안정 된 전원을 공급하는 것이 중요하다. 본 논문에서는 일정한 전원을 만들어 주기 위 해 3V~20V까지 전압 조절이 가능한 레귤레이터인 LM2941을 사용하였 다.(National semiconductor, 1999) LM2941을 이용하여 설계한 전압 레귤레이터 회로를 Fig. 8에 나타내었다.



Fig. 8. Regulator circuit using the LM2941

- 19 -

Fig. 8에서 R₁ 양단에 걸리는 표준전압 V_{REF}는 1.275V이다. 그러므로 외부 저항
R₁과 R₂의 비를 바꿈으로써 원하는 dc 전압을 얻을 수 있다. 출력전압과 표준전
압, 저항 R₁, R₂의 관계는 식(43)과 식(44)에 나타내었다.

$$V_{OUT} = V_{REF} \times \frac{R_1 + R_2}{R_1}$$
, $V_{REF} = 1.275 V$ (43)

$$R_2 = R_1 \left(\frac{V_{OUT}}{V_{REF}} - 1 \right) \tag{44}$$

FET의 게이트에 인가되는 음전압은 음전압 발생 IC인 ICL 7660을 사용하였다.

2. 증폭단 설계

본 논문에서는 소신호 해석법을 이용하여 증폭기를 설계한 후 하모닉 밸런스 해 석법을 이용하여 설계된 회로를 시뮬레이션하였다. 하모닉 밸런스 해석법이란 비 선형 해석회로를 해석하는 방법 중의 한가지로, 비선형 회로의 고조파 성분까지 해석하는 방법이다. 즉, 두 개의 서로 다른 주파수가 입력될 때 그 두 주파수의 기 본파를 비롯해 각 고조파들 간의 상호 관계까지 해석한다. 소신호 해석법에 의해 증폭기 설계시, 입·출력 안정도원으로 안정영역을 확인하였고, 전달 전력이득을 이용하여 최대 전달전력이득보다 1dB낮은 G_{1dB} 의 동작전력이득원을 선택하여 정 합점을 결정하였다. 또한 정합점 선택시 안정도원으로부터 최대로 떨어진 점을 선 정하여 정합회로를 구성하고, 입·출력 정재파비가 낮도록 최적화한 후 하모닉 밸 런스 해석법을 이용하여 회로의 동작 특성을 살펴보았다.

1) 구동증폭기 초단부

Fig. 7의 구성도에서 구동증폭기의 초단부는 선형성과 효율을 고려하여 AB급으

로 설계하였고, 사용한 증폭 소자는 NEC사의 Ne34018을 이용하였다. 구동 증폭기 초단부의 동작점은 P_{1dB} 를 고려하여 드레인-소스간 전압 V_{DS} =2V, 드레인 전류 I_{DQ} =10mA인 동작점을 선택하였다.

Fig. 9는 Ne34018 FET의 입·출력 안정도원, 동작전력이득원 그리고 동작전력이 득원에 대응되는 Γ_s의 값들을 나타낸 것이다.



Fig. 9. The characteristic of Ne34018 (stability circles, operating power gain circles)

Fig. 9에서 입·출력 안정원이 스미스 차트 내부에 존재하므로 Ne34018 FET의 안정도 특성은 조건부 안정이다. Ne34018의 안정영역은 각 안정원을 경계로 빗금 친 부분과 스미스 차트 내부의 공통영역이다. 조건부 안정일 경우 입·출력 정합 회로는 각각의 안정원에서 충분히 멀리 떨어진 곳에 설계하여야 발진을 억제할 수 있다. 하지만 너무 멀리 떨어지면 이득이 떨어지고 입·출력 정재파비가 나빠지

- 21 -

기 때문에 각 입·출력 반사계수는 안정인 영역에서 적절히 선정되어야 한다. Ne34018의 G_{1dB}가 17dB이므로 17dB의 동작전력이득원의 점들 중에서 출력 안정 원과 최대로 떨어진 안정영역에서의 반사계수를 부하측 정합점으로 선정하였고, 이 때 부하측 반사계수 Γ_L은 0.496∠15.0°이다. 선정된 부하측 반사계수를 가지 고 출력 정합회로를 설계하였다. 출력 정합 회로가 결정되면 트랜지스터의 입력측 반사계수인 Γ_{IN}이 결정되고 Γ_{IN}=Γ^{*}_S가 되도록 소스 반사계수 Γ_S가 결정된다. 소스측 반사계수 Γ_S는 0.539∠119.6°로 나타났다. 입력 정합회로는 소스측 반사 계수의 값을 가지도록 설계하였다. 입력 정합회로를 설계함에 있어 보다 넓은 범 위의 입력 전력에서 선형적인 출력 전력이 나오도록 저항을 이용하였다. 정합회로 에서 저항은 트랜지스터로 들어가는 입력전력을 감소시킴으로써 높은 입력전력에 서도 선형적인 출력을 얻을 수 있게 한다. 설계된 증폭단에 마이크로 스트립라인 을 추가한 후 입·출력 정재파비가 양호한 특성을 갖도록 최적화하였다.

Fig. 10은 설계된 초단 구동증폭기의 회로도이고, 각각의 소자값들은 Table 2에 나타내었다.



Fig. 10. The circuit of the first stage of drive-amplifier using MESFET Ne34018

Element	Desinged	Element	Desinged	Element	Desinged
	value		value		value
V _{GG}	-0.5V	L_1	3.3nH	L_4	100nH
V _{DD}	2 V	L_2	3.0nH	C_1	2 pF
R_1	18 Ω	L_3	2.2nH	C_2	150pF

Table 2. Designed values of the first stage of drive-amplifier

최적화된 구동증폭기 초단부 회로도의 시뮬레이션한 결과를 Fig. 11과 Fig. 12에 나타내었다. Fig. 11은 입력에 따른 증폭기의 이득 특성으로 IMT-2000 지상용 중계기 송신 주파수 대역인 2110~2170MHz 대역에서 15±0.2dB의 평탄한 이득을 얻을 수 있었다.



Fig. 11. Gains of the first stage of drive-amplifier

Fig. 12는 입·출력 정재파비를 나타낸 것으로, 입·출력 정재파비가 모두 1.36이



Fig. 12. VSWRs of the first stage of drive-amplifier

제주대학교 중앙도서관 2)구동증폭기 종단부 구동증폭기 종단부의 구동소자는 좀 더 높은 출력전력에서도 견딜 수 있도록 큰 P1dB 점을 갖는 WJ사의 MMIC소자인 AH-1을 사용하였다. WJ사에서 AH-1의 동작점이 I_{DQ}=150mA일 때의 산란파라미터를 제공하고 V_{DS} =5V, 힜 다.(Watkins-Johnson) 제공된 산란파라미터를 이용하여 AH-1의 입·출력 안정도 원, 동작전력이득원 그리고 동작전력이득원에 대응되는 $\Gamma_{\rm S}$ 의 궤적을 Fig. 13에 나 타내었다. Fig. 13에서 스미스 차트 내의 모든 점이 입력 및 출력 안정영역에 포함 되므로 AH-1의 안정도 특성은 무조건 안정이다. 무조건 안정의 경우 발진과 안정 영역의 경계가 되는 것은 반사계수가 1인 원이다. 증폭기의 정합점은 안정영역중 에서도 불안정한 영역의 경계로부터 멀리 떨어질수록 외부 환경 변화에 의한 발진 의 가능성이 줄게 되므로 정합점의 반사계수의 크기가 작을수록 증폭기가 더욱 안 정한 동작을 하게 된다. AH-1의 G_{1dB} 가 12dB이므로, 12dB의 동작전력이득원중에 서도 반사계수가 작은 점을 선택하여 출력정합회로를 설계하였다. 출력 정합 회로 가 결정되면 자동적으로 결정되는 소스 반사계수 *Г*_S의 값을 가지고 입력 정합회 로를 설계하였다. Fig. 13에 각 입·출력 정합점을 나타내었다. Fig. 13에 나타낸 것처럼, 입·출력 정합점은 각각 0.431∠160.4°와 0.343∠-50.7°이다. 입력 정합회 로를 설계함에 있어 보다 넓은 범위의 입력 전력에서 선형적인 출력 전력이 나오 도록 저항을 이용하였다.



Fig. 13. The characteristic of AH-1 (stability circles, operating power gain circles)

Fig. 14는 설계된 구동증폭기 종단부의 회로도를 보여주고 있으며, 각각의 소자값 들은 Table 3에 나타내었다.



Fig. 14. The circuit of the final stage of drive-amplifier using MMIC AH-1

Element	Desinged value	Element	Desinged value	
R_1	5.6 Ω	C_2	0.5pF	
C_1	1.5pF		33pF	··
	10 - - 0 [] - 0 - - 0 - - 0 - - 0 - - 0 - - 0 -	JEJU NATI		S11 S12 S22
	[,_,_,_			

2.13

2.11

2.12

Table 3. Designed values of the final stage of drive-amplifier

Fig. 15. S-parameters of the final stage of drive-amplifier

2.14

Freq. [GHz]

2.15

2.16

2.17

- 26 -

Fig. 15는 구동증폭기 종단부의 산란 파라미터를 나타낸 그림이다. IMT-2000 주 파수 대역인 2.11GHz~2.17GHz 사이에서 에서 12dB의 이득을 얻었다.



Fig. 16. VSWRs of the final stage of drive-amplifier

Fig. 16은 구동증폭기 종단부의 입·출력 정재파비이다. 입력 정재파비가 1.32이 하이고 출력 정재파비가 1.2이하로 양호하게 나타났다.

3)전력증폭단

Fig. 7의 구성도에서 최종단인 전력증폭단은 규정된 출력 전력인 1.6W(32dBm)에 서도 선형적인 출력을 얻을 수 있도록, 34dBm의 높은 *P*_{1dB}점을 갖는 Stanford사 의 Shf0589로 구성하였다. 또한 윌킨슨 전력분배기와 결합기를 이용하여 평형구조 를 취함으로써 출력의 선형성을 높였다.

Fig. 17에 나타낸 것처럼, 윌킨슨 전력분배기는 $\lambda/4$ 트랜스포머와 저항으로 구성 하였다. Fig. 17에서 l_1 , l_2 , l_3 의 총 길이는 $\lambda/4$ 의 길이가 되도록 하였으며, 그 폭 은 특성임피던스가 $\sqrt{2}Z_0$ =70.7 Ω 이 되도록 설계하였다. 설계 시 저항의 크기를 고

- 27 -

려하여 l_1 과 l_3 의 길이를 각각 8.5mm, 6mm로 고정시켰고, 중심주파수 2.14GHz 에서 선로의 전체 길이가 $\lambda/4$ 가 되도록 l_2 의 길이를 계산한 결과 6.8732mm를 얻 을 수 있었다.



Fig. 17. The wilkinson power divider(2:1)

저항 R의 값은 2Z₀=1002로 입·출력 정합을 시킴과 동시에 각 출력포트에서 반사되는 전력을 소모시킴으로써 각 출력 포트간의 분리도를 향상시키는 역할을 한다. 설계된 윌킨슨 전력분배기에서 ½의 길이를 가변으로 하여 최적의 길이를 찾아냄으로써 좀 더 좋은 특성을 얻을 수 있었다. 최종적으로 설계된 윌킨슨 전력 분배기의 스트립라인 폭(W)과 물리적 길이(P)를 Table 4에 나타내었다. Table 4. Designed values of the wilkinson power divider

Ele.	Ele. Desinged value Ele. De		Des	Desinged value		Des	inged value	
1	W	0.92672mm	l_2 :	W	0.92672mm	l ₃	W	0.92672mm
ι_1	Р	8.5mm		Р	8.0672mm		Р	6mm

설계된 윌킨슨 전력분배기의 출력 특성은 Fig. 18과 같다. Fig. 18에서 볼 수 있 듯이, 설계된 윌킨슨 전력분배기는 입·출력간 -3.04dB의 전달특성과 모든 입·출 력 단자간 -30dB이하의 반사특성, 그리고 각 출력단자간 -45dB이하의 높은 분리 도를 보였다.

- 28 -



Fig. 18. S-parameters of wilkinson power divider

전력 증폭단 설계에 이용된 Shf0589는 Stanford사에서 동작점이 드레인-소스간 전압 V_{DS} =8V, 드레인 전류 I_{DQ} =500mA일 때의 산란 파라미터를 제공하고 있 다.(Stanford Microdevices) 제공된 산란파라미터를 이용하여 Shf0589의 입·출력 안정도원, 동작전력이득원 그리고 동작전력이득원에 대응되는 $\Gamma_{\rm s}$ 의 값들을 Fig. 19에 나타내었다. Fig. 19에서 입·출력 안정원이 스미스 차트 내부에 존재하므로 Shf0589의 안정도 특성은 조건부 안정이다. 조건부 안정일 경우 입·출력 정합회 로는 각각의 안정원에서 충분히 멀리 떨어진 곳에 설계하여야 발진을 억제할 수 있다. Shf0589의 G_{1dB} 가 18dB이므로 18dB의 동작전력이득원의 점들 중에서 출력 안정원과 최대로 떨어진 안정영역에서의 반사계수를 부하측 정합점으로 정하였다. 부하측 반사계수 FL은 0.646∠178.0°로 선정되었으며 이 반사계수를 가지고 출 력 정합회로를 설계하였다. 출력 정합 회로가 결정되면 트랜지스터의 입력측 반사 결정되고 $\Gamma_{IN} = \Gamma_S^*$ 가 되면 소스측 반사계수 계수인 Γ_{IN} o $\Gamma_{s} =$ 0.9∠-176.3°를 갖는다. 입력 정합회로는 소스측 반사계수의 값을 가지도록 설

- 29 -



(stability circles, operating power gain circles)

Fig. 20은 Shf0589를 이용하여 설계한 전력증폭단의 회로도이며, 각 소자값들은 Table 5에 나타내었다.



Fig. 20. The circuit of power amplifier using MESFET Shf0589

- 30 -

Element	Desinged	Element	Desinged	Element	Desinged
	value		value		value
R_1	4.7 Ω	C_1	82pF	C_3	2.7pF
L_1	1.5nH	C_2	4pF	C_4	68pF

Table 5. Designed values of the power amplifier using Shf0589

Fig. 17의 윌킨슨 전력분배기와 Fig. 20의 증폭단을 이용하여 Fig. 7의 형태에 맞 게 전력증폭단을 평형구조로 설계한 결과, 주파수에 따른 산란 파라미터를 Fig. 21 에 나타내었다. IMT-2000 주파수 대역에서 15dB의 이득을 얻고 있음을 알 수 있 다.



Fig. 21. S-parameters of the power amplifier using Shf0589

Fig. 22는 평형구조로 설계한 전력증폭단의 입·출력 정재파비이다. 입·출력 정재파비가 모두 1.5이하로 나타났다.



Fig. 22. VSWRs of the power amplifier using Shf0589



Fig. 23. Gains of 3-stage amplifiers

4) 3단증폭기

본 논문에서는 설계된 구동증폭단과 전력증폭단을 Fig. 7의 형태로 결합하였다. 각 단의 결합 시 입·출력포트는 이미 50요으로 종단되었기 때문에 중간단 정합회 로를 따로 구성할 필요가 없었다. 이와 같은 설계 방식은 각 트랜지스터간에 직 접 중간단 정합회로를 설계하는 경우보다 회로 면적이 커지는 단점이 있으나 제작 및 회로 고장시에 각 단의 특성을 확인하는데 용이한 장점이 있다. 설계된 전력증 폭기의 이득 특성을 Fig. 23에 보여주고 있다. 입력 전력이 -5dBm 이하일 때 41.9±0.1dB의 선형적인 이득 특성을 보였고, 입력이 -5dBm 이상일 때는 입력전 력이 커짐에 따라 점차 이득이 감소함을 알 수 있다. Fig. 24는 3단 증폭기의 입· 출력 정재파비 특성이다. 입·출력 정재파비 모두 1.44이하로 나타났다.



Fig. 24. VSWRs of 3-stage amplifiers

3. 전치왜곡기 설계

설계된 3단 증폭기의 이득특성이 좀 더 넓은 범위에서 선형적인 출력을 얻을 수 있도록 HP사의 Hsms-2860을 사용하여 병렬 쇼트키-다이오드를 이용한 전치왜곡 기를 설계하였다. 쇼트키 다이오드는 인가 전압에 따라 내부 저항이 변한다. 본 논 문에서는 입력이 커짐에 따라 이득이 증가하는 회로 특성을 얻기 위해 다이오드에 인가되는 전압의 크기를 조정하였다. 그 결과, 0.5V의 전압을 인가 하였을 때 입력 이 증가할수록 이득도 커지는 특성을 얻을 수 있었다. 전치왜곡회로의 정합은 Serenade의 동조화(tunning) 기능을 이용하였다. 저항, 커패시터 그리고 인덕터를 이용하여 Fig. 25의 형태로 정합회로를 구성한 후 각 값을 변화시키면서 회로의 특성을 살펴보았다. 입력이 증가할수록 이득이 커지는 특성을 유지하면서 낮은 입·출력 정재파비를 얻도록 *R*,*L*,*C*의 값들을 구하였다. 설계된 전치왜곡기의 회로도를 Fig. 25에 나타내었다.



Fig. 25. The circuit of the pre-distorter using parallel schottky diode

Fig. 25에 사용된 소자의 설계값들을 Table 6에 나타내었다.

Element	Desinged value	Element	Desinged value	Element	Desinged value
V _{GG}	0.5V	L_2	100nH	C_4	4pF
R_1	10 Ω	C_1	1.5pF	C_5	150pF
R_2	51 Ω	C_2	10pF		
L_1	1.2nH	C_3	3.0pF		

Table 6. Designed values of the pre-distorter

Fig. 26에 설계한 전치왜곡회로의 이득 특성을 나타내었다.



Fig. 26. Gains of the pre-distorter

Fig. 26에 보여진 것처럼, 전치 왜곡 회로의 이득 특성을 살펴보면 입력전력이

-2dBm 이하일 때 -4.8dB의 이득을 보이고 있으며, 입력이 -2dBm 이상일 때는 입력전력이 커짐에 따라 이득 또한 커짐을 알 수 있다.



Ⅳ. 결과 및 고찰

본 논문에서는 3단으로 구성된 증폭기와 전치 왜곡 회로를 Fig. 7의 형태로 결합 하여 전력증폭기를 설계하였다. 설계된 전력증폭기를 유전율 값이 3.38, 높이가 0.762mm, 유전체 손실 탄젠트가 0.0025인 테프론 기판에 제작하기 위한 레이아웃 결과를 Fig. 27에 나타내었다. 레이아웃에는 10⁻⁴mm의 정밀도를 가지는 DELTA CAD를 이용하였다.





Fig. 28은 설계된 전력증폭기의 이득 특성이다. 입력이 0dBm이하일 때, 선형적인 이득 특성을 보이고 있으며, 입력전력이 0dBm 이상일 때는 입력이 커짐에 따라 감소하는 이득 특성을 보였다. 선형적인 최대 출력은 입력 전력이 0dBm일 때 36.9dBm±0.1dB로 나타났다. 이 때 식 (2)에 의해 최대 전력 부가 효율은 44.4%

- 37 -



Fig. 29. VSWRs of the linear power amplifier

Fig. 29는 주파수에 따른 입·출력 정재파비 특성을 나타내고 있다. Fig. 29에서 보여진 것처럼 입력 정재파비는 1.5이하, 출력 정재파비는 1.32이하로 설계 규격을 만족함을 알 수 있다.

IMT-2000 중계기용 전력증폭기의 설계규격은 2.11GHz~2.17GHz에서 최종 출력 이 32dBm이상이어야 한다. 본 논문에서 설계한 전력증폭기의 최대 출력은 36.9dBm이고, 입·출력 정재파비는 각각 1.5이하, 1.32이하로 나타나 양호한 IMT-2000 중계기용 전력증폭기를 설계할 수 있었다.



V. 결론

본 논문에서는 회로가 간단하고 구현이 쉬운 아날로그 전치왜곡 방식을 이용하여 IMT-2000 중계기용 전력증폭기를 설계하였다. MESFET와 MMIC소자를 이용하 여 3단의 증폭기를 구성하였으며, 설계된 증폭기의 특성을 개선시키기 위하여 쇼 트키 병렬 다이오드를 이용한 전치왜곡 회로를 구성하였다. 전력증폭기는 2단의 구동증폭기과 전력증폭단으로 구성하였다. 구동증폭기의 초단부와 종단부는 소자 의 G_{1dB} 동작 전력이득원중에서 최대로 안정한 지점을 정합점으로 선택하여 입· 출력 정합회로를 설계하였다. 각 입력 정합회로 설계시에는 저항을 이용하여 보다 높은 입력전력에서도 선형적인 출력이 얻어지도록 하였다. 설계된 회로를 Serenade를 이용하여 최적화 시킨 결과 구동증폭기의 초단부는 15±0.2dB의 평탄 한 이득을, 구동증폭기 종단부는 12dB의 이득을 얻을 수 있었다. 전력증폭단은 규 정된 출력 전력인 1.6W(32dBm)에서도 선형적인 출력을 얻을 수 있도록, 34dBm의 높은 P1dB 점을 갖는 Stanford사의 Shf0589로 구성하였다. 조건부 안정인 경우이므 로 G1dB의 동작 전력이득원 중에서 최대로 안정된 지점으로 입·출력 정합회로를 설계하였다. 또한 윌킨슨 전력분배기와 결합기를 이용하여 평형구조를 취함으로써 보다 높은 선형적인 출력을 얻을 수 있었으며, 평형구조로 구성된 전력증폭단의 이득은 15dB로 나타났다. 설계된 구동증폭기와 전력증폭단을 종속연결하여 전력 증폭기를 3단으로 구성하였다. 그 결과, 입력 전력이 -5dBm 이하일 때 41.9± 0.1dB의 선형적인 이득을 가지고, 입력 전력이 -5dBm 이상일 때는 입력 전력이 커짐에 따라 이득이 감소하는 비선형적인 특성을 보였다. 3단 증폭기의 비선형적 인 특성을 보완하기 위해 병렬 쇼트키 다이오드를 이용한 전치왜곡기를 설계하였 다. 쇼트키 다이오드에 인가되는 바이어스 전압을 조정하여 입력이 커질수록 이득 이 증가하는 특성을 얻을 수 있었다. 최종적으로 설계된 전치왜곡기와 3단 증폭기 를 종속연결하여 전력증폭기를 설계하였다. 그 결과 IMT-2000 지상용 주파수 대 역인 2.11~2.17GHz에서 입력 전력이 0dBm 이하일 때 36.9dB±0.1dB의 평탄한 이득을 얻을 수 있었으며, 입력 전력이 OdBm 이상일 때 비선형적인 특성을 보였

- 40 -

다. 그러므로 선형적인 최대 출력전력은 36.9dBm이고, 최대 전력 부가 효율은 44.4%, 입·출력 정재파비는 각각 1.5이하, 1.32이하로 설계 규격을 만족하였다. IMT-2000 중계기용 전력증폭기 아날로그 전치왜곡 방식에 의하여 설계하였으며 설계된 전력증폭기가 설계 규격을 만족함을 확인하였다.



참고문헌

·백동현, 1998, 피드포워드 방식을 이용한 고주파 전력증폭기의 선형화 연구, 과 학기술원 석사학위논문, 65 pp.

· Cavers J. K., 1995, Adaptation Behavior of a Feedforward Amplifiers Linearizer, IEEE Trans. on Vehicular Tech., vol. 44, pp.31-40.

·최용주, 1997, IMT-2000용 전력증폭기를 위한 Schottky Diode 선형화기 연구. 연세대학교 석사학위논문, 57 pp.

· 한기천, 1998, PCS 단말기용 저잡음증폭기 및 전력증폭기에 관한 연구. 포항공 대 석사학위논문, pp.23-31

• Horiguchi K. and Nakayama M., 2000, Feedforward amplifier with a series diode linearizer for third-generation mobile communication base stations, EUMC, pp.41-44.

·정용채, 1995, 혼변조 신호의 개별 차수 조정 Predistortion 선형화기 설계, 서강 대학교 박사학위논문, 125 pp. 조미하고 중인도서과

• Karam G. and Sari H., 1990, Data Predistortion Techniques Using Intersymbol Interpolation, IEEE Trans. on Comm. vol. 38, pp. 1716–1723.

·김남수, 1994, 적응 디지틀 전치왜곡기를 이용한 선형화된 전력증폭기의 구현, 전자공학회지. pp. 1625-1630.

·김윤영, 2000, 무선 가입자망 기지국용 다운컨버터 설계 및 제작. 제주대학교 석 사학위논문, 55 pp.

• Kummar M., Whartenby J. C. and Wolkstein H. J., 1985, Predistortion Linearizer Using GaAs Dual-Gate MESFET for TWTA and SSPA Used in Satellite Transponders. IEEE Trans. Microwave Theory & Tech., Vol.33, pp.1479-1488.

• Mizuno T. and Satoh G., 1983, Impact of a New TWTA Linearizer upon QPSK/TDMA Transmission Performance, IEEE Journal of Selected Areas in Comn, Vol.SAC-1, No.1, pp.39-45.

• National semiconductor. 1999, LM2941/LM2941C 1A Low Dropout Adjustable Regulator, National semiconductor corporation Datasheet. ·노태문, 1997, 초고주파 MESFET 대신호 모델링과 선형 전력증폭기 최적설계, 포항공대 박사학위논문, 172 pp.

Stanford Microdevices, www.stanfordmicro.com/pdf/gaas/shf/89/SHF0589.PDF,
10 pp.

• Stephen A. Maas, 1999, Nonlinear Microwave Circuits, Artech House, pp.1–16.

• Steve C. Cripps, 1999, RF power Amplifiers for Wireless Communications, Artech House, pp.179–282.

· Watkins.and Johnson Comnpany, www.wj.com/pdf/AH10801.pdf. 4 pp.

• Yamauchi Kazuhisa, 1996, A novel series diode linearizer for mobile radio power amplifier, IEEE MTT-S Dig., San Francisco, CA, pp.831-834.

• Yamauchi Kazuhisa, 1997, A microwave miniaturized linearizer using a parallel diode with a bias feed resistance, IEEE Trans. Microwave Theory Tech., vol.45, pp.2431–2435.

·윤장형, 1998, PCS용 선형 전력 증폭기의 설계 및 제작. 과학기술원 석사학위논 문, 76 pp.

·이동현, 1998, X-Band HBT MMIC 전력증폭기 설계. 포항공대 석사학위논문, pp.18-22

·이일형, 1999, PM-HEMT를 이용한 MIMIC 전력증폭기의 설계 및 제작에 관한 연구. 동국대학교 박사학위논문, 139 pp. 감사의 글

돌이켜 보면 짧은 석사과정 이지만 본 논문이 결실을 맺을 수 있도록 물심양면 으로 격려해 주시고 아낌없는 충고와 지도를 해주신 저의 지도교수님인 김 흥수 교수님께 깊은 감사를 드립니다. 그리고 교환교수로 외국에 나가 계시면서도 메일 을 통해 많은 조언을 해 주신 저의 1,2학기 지도교수님이셨던 양 두영 교수님께 깊은 감사를 드립니다. 바쁘신 가운데도 항상 곁에서 보다 나은 논문이 되도록 많 은 조언과 충고를 해주신 임 재윤 교수님과 강 진식 교수님께 깊은 감사를 드립니 다. 또한 대학시절부터 항상 인자한 모습으로 학문의 길을 이끌어 주신 이 용학 교수님, 문 건 교수님께 감사 드립니다.

대학원 생활을 하면서 항상 힘이 되어 주신 강 부식 선배님, 홍 성욱 선배님, 정 동성 선배님, 이 권익 선배님 그리고 연구실 선배로서 많은 조언과 충고를 아 끼지 않은 성익이에게 고마운 마음을 전합니다. 바쁜 대학원 생활 속에서도 학과 사무실에서 통신공학과를 위해 일하는 김 창윤 선생님, 항상 밝은 미소를 잃지 않 는 이 은진 선생님께 고마운 마음을 전합니다. 회사생활에 바쁠텐데도 내가 이 논 문을 쓰는데 필요한 것이면 무엇이든 보내주고 조언을 해 주신 재신이 형, 정란 이, 윤영이 형 그리고 수덕이 형과 동현이 형에게 깊은 감사를 드립니다. 항상 곁 에서 많은 도움을 준 동료인 봉수 형과 원률이, 후배인 수미, 종주, 봉훈, 영길, 수홍, 성근에게 감사 드립니다. 대학원 동기인 재필이 형, 진경이 형, 영애에게도 고마운 마음을 전하며, 앞으로 하는 일마다 모두 잘 되기를 빕니다. 휴학 중인 종 국이 형도 남은 1년 열심히 해서 좋은 결과가 있기를 바랍니다. 그 외 대학원 모 든 선후배들에게도 고마운 마음을 전합니다.

끝으로 오늘이 있기까지 항상 저를 믿고 따뜻한 보살핌으로 뒷바라지 해주신 부 모님과 함께 이 논문이 완성된 기쁨을 나누고 싶습니다.